This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

9710275

Basic Patent (No, Kind, Date): JP 3034434 A2 910214 < No. of Patents: 001>

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF (English)

Patent Assignee: HITACHI LTD

Author (Inventor): AOYAMA TAKASHI; KAWACHI GENSHIROU; MIYATA

KENJI; MOCHIZUKI YASUHIRO

IPC: *H01L-021/336; G02F-001/136; H01L-021/265; H01L-029/784

CA Abstract No: 115(08)083557D Derwent WPI Acc No: C 91-090251 JAPIO Reference No: 150161E000129 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3034434 A2 910214 JP 89166673 A 890630 (BASIC)

Priority Data (No,Kind,Date): JP 89166673 A 890630 DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03371534

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO .:

03-034434 [JP 3034434 A]

PUBLISHED:

February 14, 1991 (19910214)

INVENTOR(s): AOYAMA TAKASHI

KAWACHI GENSHIROU

MIYATA KENJI

MOCHIZUKI YASUHIRO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-166673 [JP 89166673]

FILED:

June 30, 1989 (19890630)

INTL CLASS:

[5] H01L-021/336; G02F-001/136; H01L-021/265; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 1060, Vol. 15, No. 161, Pg. 129,

April 23, 1991 (19910423)

ABSTRACT

PURPOSE: To activate impurity without generating the exfoliation of a poly-Si film, form a TFT of small leak current, and extremely reduce the defect of a display, by activating first introduced low concentration impurity by heat treatment at about 600 deg.C, and activating second introduced high concentration impurity by using laser.

CONSTITUTION: A base SiO(sub 2) film 2 is deposited on a glass substrate 1 whose strain temperature is about 640 deg.C; P-type poly-Si films 3-5 are deposited; by heat treatment at 600 deg.C for 5 hours, the poly-Si films 3-5 are recrystallized, and impurity in the films are activated; a gate insulating film 6 is deposited; an I-layer poly-Si film for a gate electrode 7 is deposited; after the gate electrode is patterned, P is introduced; an SiO(sub 2) film 8 is deposited; by using XeCl laser, N-type impurity (P) is activated; after photoetching process, a transparent electrode (ITO) is sputtered; after photoetching process, liquid crystal is encapsulated between a polarizing plate and another glass substrate provided with a color filter, thereby completing a display.

個日本国特許庁(JP)

⑩特許出願公開

@ 公開特許公報(A) 平3-34434

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)2月14日

H 01 L 21/336

9056-5F H 01 L 7522-5F 29/78 21/265 311 P B*

審査請求 未請求 請求項の数 16 (全5頁)

公発明の名称 薄膜半導体装置及びその製造方法

到特 顧 平1-166673

公出 顧 平1(1989)6月30日

個発 明 者 青 山 隆 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

@発 明 者 河 内 玄 士 朗 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

砂発 明 者 官 田 健 治 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

@発 明 者 望 月 康 弘 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

闭出 題 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外2名

最終頁に続く

明 網 客

1. 発明の名称

薄膜半導体装置及びその製造方法

- 2. 特許請求の範囲
 - 1. 絶縁性基板と該基板上に形成された半導体層とを有する薄膜半導体装置の製造方法において、上記半導体層に第1の不動物を導入して熱処理した後、上記半導体層の所定領域に上記第1の不統物より高濃度の第2の不統物を導入して、エネルギビームを照射することを特徴とする薄数半導体装置の製造方法。
 - 2. 絶縁性結板と該基板上に形成された半導体層 とを有する確膜半導体装置において、上記半導 体層は、多結基層であり、上記多結品層中の第 1の不義物領域の粒径が上記多結品層中の上記 第1の不統物領域よりも高濃度の第2の不統物 領域の粒径より小さいことを特徴とした漆膜半 準体装置。
 - 3. 絶縁性基板と該基板上に形成された手導体型 とを有する薄膜半導体装置において、上記半導

体層中の第1の不純物領域のキヤリアトランプ 密度が上記半導体層中で、上記第1の不純物質 よりも高濃度の第2の不純物領域のキヤリアト ランプ密度より高い薄膜半導体装置。

- 4. 請求項1において、上記半導体層が多額品シリコンであることを特徴とする薄膜半導体装置の製造方法。
- 5. 請求項2において、上記半導体層が多結品シ リコンであることを特徴とする脊膜半導体装置。
- 6. 語求項3において、上記半導体層が多粒品シ リコンであることを特徴とする薄膜半導体装置。
- 7. 超求項1において、上記エネルギビーム風射 工程以外のプロセスの及高温度が600℃以下 であることを特徴とする薄膜半導体装置の製造 方法。
- 8、請求項1において、上記地線基板としてガラスを用いることを特徴とする建設半導体装置の 製造方法。
- 9。 請求項4において、上記半導体層の膜厚が 1500人以下であることを特徴とする篠殿半

進体整理の製造方法。

- 10. 請求項9において、上記確原半導体装置はゲート・総縁膜を備えたMOS構設であることを特徴とする群膜半導体装置の製造方法。
- 11. 請求項5において、上記存政半途体数置はゲート絶縁膜を備えたMOS構造を有することを 特徴とする存践半導体装置。
- 12. 請求項6において、上記薄膜半導体装置はゲート絶縁膜を備えたMOS構造を有することを 特徴とする薄膜半導体装置。
- 13. 請求項2において、上記絶縁基板と上記半導体層との間にSiOz 膜を有することを特徴とする薄膜半導体装置。
- 14. 請求項11において、上記MOS構造は、コープレーナ型のMOS構造であることを特徴とする薄膜半導体教費。
- 15. 請求項1において、上記エネルギビームがレーザであることを特徴とする薄膜半導体装置の製造方法。
- 16. 絶縁性基板と該基板上に形成された半導体層

Poly-Si) が用いられることが多い。絶縁拡振 であるガラス基板の歪温度は、通常、約600℃ であるために、TFTの製造プロセス製度も約 600℃以下であることが要求される。TFT棒 造としてはチヤネル部分に不能物をドープする機 逸とドープしない構造の2つがあるが、リーク電 流を低減するためには前者が有効である (IEEE Trans. Electron Day. ED - 3 2, 2 5 8 (1985)). 不維物の話性化プロセスは、一般に、600℃以 下の温度では十分でないことが多いため、レーザ 活性化技術が用いられている(特別昭60-202931)。 すなわち、不純物をPoly-Si中に導入した後、 エキシマレーザなどを風射して、ガラス基板を高 温に加急することなく、Poly-Si 膜のみを加熱 して不純物を話性化するものである。具体的には、 Poly-Si膜を堆積させるときにポロン (B) を ドープしてp型のPoly-Siを形成し、その後レ 一ザ風射して腹の結晶化と不純物の活性化を行う。 次に、ゲート電極をパターニングした後、自己盤 合方式でイオン打込み法によりα型不純物を進入

とを有する神膜半導体装置の製造方法において、 上記半導体層に第1の不輔物を導入して第1の 熱処理した後、上記半導体層の所定領域に上記 第1の不純物より高濃度の第2の不輔物を導入 して上記第1の熱処理よりも為温短時間である 第2の熱処理を行うことを特徴とする薄膜半導 体装置の製造方法。

3. 発明の詳頗な説明

〔蔗染上の利用分野〕

本是明は辞襲半導体装置及びその製造方法に係り、特に、被晶表示装置に用いられる辞膜トランジスタ及びその製造方法に関する。

〔従来の技術〕

アクテイブマトリクス方式の液晶デイスプレイは、近年、周辺回路を内蔵しながら大画面化と高画質化の方向に急速に進んでいる。各画楽に形成される弾旗トランジスタ(Thin Film Transistors: 略してTFT) は、大きなキャリア移動度と小さなリーク電流が要求され、このためにTPT材料としては多結晶シリコン(Polysilicon: 略して

してソース,ドレインを形成する。次に、もう一度レーザを思射して、ゲート,ソース。ドレイン 領域の不統物を活性化するものである。

(発明が解決しようとする課題)

上記従来技術は、自己整合方式を基本としているため、チャネル部とゲート、ソース・ドレイン 領域の不執物活性化を行うのにレーザを二度 取射 しなければならない。特に、ソースとドレイン 射 は は二回のレーザ 照射と 1 回のイオン打込み を 受けるため、Poly - Si 膜と基板間ではく 離という 同題が生じる。このため、TFTがディスプレイと金面に形成されず、関係に欠陥が生じるという 同題があった。

本発明の目的は、Poly-Si膜のはがれを起こさずに不純物を活性化し、リーク意流の小さい TPTを形成して最終的にディスプレイの欠陥を 大幅に低減する方法を提供することである。

〔繰艇を解決するための手段〕

上記目的は以下の手段によつて達成される。 すなわち、最初導入した低濃度の不統物を約600

ての無処理で活性化し、次に導入した高濃度の不純物をレーザ(上記無処理も高温短時間)で活性化するというものである。この結果、TFT構造としては、接合を形成している高濃度側不維物領域(ソース、ドレイン)の多結晶が低濃度側不維物領域(チャネル領域)の多結晶と比較して、粒径の点で大きく、キャリアのトランブ密度の点で低くしたものである。

上記本発明の特徴点およびその他の特徴点については、以下の記載より明らかとされる。 (作用)

上記手段は以下のように作用する。すなわち、 最初する不純物はp型であり、ドーピング濃度は約10^{17 cm⁻⁸である。Poly-Si中に不純物 を導入する場合、Poly-Siの結晶粒界に存在するトランプのために、一般に、キヤリア濃度はドーピング濃度よりも小さくなる。しかし、チャルのはでは低性化後のキヤリア濃度は約10^{18 cm⁻⁸でする。このレベルのキャリア濃度は約でする。次に、}}

性化率が変化してくる。このため本方法は膜厚 1500人以下で特に有効である。

次に、TFT排造とTFT特性との関係につい て述べる。多結晶シリコンTFTのリーク電流は チャネル。ドレイン接合領域から発生している。 すなわち、大きな電界強度が印加される多結晶シ リコンにおいては、 パンドギヤツブ中のトランプ 準位を通して電子ー正孔対が生成し、電界により、 それぞれのキャリアが逆方向に流れてリーク電流 となる。接合付近では、高濃度側(ドレイン)側 娘の空乏恩幅が低濃度側(チヤネル)領域の空乏 層質より小さいため、電界がより集中する。 従つ て、高濃皮質(ドレイン)領域の多結晶シリコン の粒径を大きく、トラツブ密度を低くすることに よつて、リーク電流を低減できる。多結晶シリコ ンの粒径の増大とトラツブ密皮の低減はレーザに よる不義物の活性化の際に実現できる。一方、チ ヤネル飢城で、特に空乏暦の外側の中性領域に着 目すると、この領域はキヤリアが進れる際に抵抗 成分として働くため、多結晶の粒径が小さく、ト

ゲート電極をパターニング後、イオン打込み法に よりゲート。ソース。ドレイン領域にα型不統物 を約10⁴⁰cm[™]導入する。この領域は活性化後の キャリア濃度として約10¹⁸cm⁻⁻³の高い値が要求 される。従つて、レーザ照射で不統衡を活性化す ることが必要である。ゲート,ソース,ドレイン 俄岐はレーザ照射とイオン照射をそれぞれ1回受 けるにすぎないため、Poly-Si膜と基板とのは がれの問題は生じない。比較として、誤堆積後、 直ちにレーザ照射してp型不純物の活性化と膜の 再結晶化を行い、次に、イオン打込みによるn型 不純物を約800℃で熱話性化する方法について 述べる。この方法でもPoly-Si膜のはがれは生 じないが、 n 型不純物の活性化が不十分であり、 TFT特性も不十分である。また、2回の不純物 活性化を共に熱で行う方法も考えられるが、高濃 度のA型不純物の活性化、ひいてはTFT特性が 共に不十分であることは明白である。なお、Poly - Siの離域が1500人以上になると、膜厚方 向に、レーザ照射の効果が減衰して、不純物の活

ラップ密度が高いと抵抗値が上り、リーク電流の低級に寄与する。上で述べた600℃における不能物の熱活性化を行うと、レーザで不能物を活性化する場合に比べ、多結品シリコンの包径は小さく、トラップ密度は大となる。

〔実施例〕

(実施例1)

以下、本発明の一実施例を第2回により説明する。第2回に示される構造は、次のようにして製造される。歪鼠皮的640℃のガラス基板1上に下地 SiO2 膜2を常圧CVD 法により 4000 人地 様する。次に、減圧CVD 法により P型Poly - Si 膜3~5を1500人地 様させる。このとき、100% SiH。ガス300m & / win。100 P P m B * H e ガス15 m & / win とする。次に、600℃、5時間の無処理でPoly - Si 膜3~5の再結晶化と膜中の不純物の活性化を行う。チャネル 倒域になる多結晶シリコンの平均 粒径とキャリアのトランプ 密度は、それぞれ200人。5×10 ** cm - a である。次に、ゲート 絶象膜6を

常圧CVD法により1000人堆積させ、続いて 減圧CVD法によりゲート電極7用のi 暦Polyー Si鸌も1000人堆積させる。ホト・エッチエ 程によりゲート電価をパターニングした後、イオ ン打込み法によりP(リン)を30kgVで5x 1 0 ^{1 5} cm ^{- 2} 導入する。次に、常圧CVD法により SiOェ 膜 8 を 4 000A堆積させる。続いて、 波長308nmのXaCまレーザを用いて250 m J / cilのエネルギ密度でn型不純物 (P) の活 性化を行う。ソース, ドレイン領域になる多結品 シリコンの平均粒径とキヤリアのトラツプ密度は、 それぞれ、600A,2×10¹⁸cm⁻⁸である。次 に、コンタクト用ホト・エツチ工程後、アルミニ ウム9を6000人スパツタさせる。ホト・エツ チ工程後、透明電流(ITO)をスパッタさせる。 ホト・エツチ工程後、偏光板とカラーフイルタを 偉えた値のもう一枚のガラス基板との間に液晶を 封入してデイスプレイが完成する。なお、低濃度 不頼物 (B) の熱活性化は高濃度不頼物 (P) の レーザ括性化後に行つてもよい。

次に、第3図(c)に示すように、ホトエッチング工程により、ゲート電框7及びゲート絶録膜6をパターニングした後、イオン打込み法によりP(リン)を30keVのエネルギでドーズ量5×10¹⁸cm⁻¹²導入する。

ついで、第3回(d)に示すように、被提308 nmのXeC&シーザを用いて250mJ/cdの エネルギ宙皮でn型不載物(P)の活性化を行う。 実施例1では、SiOx 膜を形成したのちレーザ 風射したが、本実施例のようにSiOx 膜はなく てもよい。

この後は、実施例1と同様の工程によつて、 最 終的に第2回に示すような構造が得られる。

(発明の効果)

本発明によれば、Poly-Si 膜のはがれを起こさずに不絶物を活性化でき、リーク電流の小さい TFTを形成して最終的にディスプレイの欠陥を 大幅に低減できる。

4.図面の簡単な説明

第1回は本発明の一実施例の手順を示す図、箔

(実施例2)

次に、本発明の他の実施例を第3回を用いて説明する。

第3回(a)に示すように、結縁性基板となる 重温度約640でのガラス基板1上に、下地 SiOz 膜2を常圧CVD法にて膜厚4000人 となるように堆積する。ついで、減圧CVD法に よりPoly-Si膜33を1500人の厚さに堆積 させる。こののち、低濃度不純物であるB(ボロン)イオンを打ち込むことにより、Poly-Si膜 33をP型の導気型としている。そして、600 で、5時間の熱処理により、低温度不純物(B) を然話性化する。

次に、第3図(b)に示すように、Poly-Si 膜33をホトエツチングにより、島切りし、島状 Poly-Si膜34とする。次に常圧CVDによっ て、ゲート結縁膜6となるSiO2 膜36を1000 人の厚さに堆積させる。終いて、滅圧CVD法に より、ゲート電極7用のi型Poly-Si膜37を 1000人の厚さに堆積させる。

2 図は本発明の一実施例のTTF斯面構造図である。 第3 図は本発明の他の実施例を示す工程図である。


1 …ガラス基板、2 …下地SiOz 膜、3 …チャネル(P型不統物)領域、4 …ソース(n型不統物)領域、5 …ドレイン(n型不統物)領域、6 …ゲート総縁膜、7 …ゲート電極、8 …パシペーション膜、9 …アルミニウム電極。


代理人 并理士 小川藤男



特閒平3-34434(5)







(a) 33 (b) 33 (b) 33 (c) 34 2 1

(d)

第1頁の続き 動Int, Cl.⁵

G 02 F 1/136 H 01 L 21/265 識別記号

庁内整理番号

500

9018-2H